Ibm ha recentemente svelato un nuovo progetto di circuito per computer che, secondo i ricercatori, potrebbe permettere la costruzione di processori, utilizzando transistor convenzionali al silicio per aumentare la velocità fino a 4,5 GHz. Sempre …
Ibm ha recentemente svelato un nuovo progetto di circuito per computer che, secondo i ricercatori, potrebbe permettere la costruzione di processori, utilizzando transistor convenzionali al silicio per aumentare la velocità fino a 4,5 GHz. Sempre secondo i ricercatori, il progetto, chiamato "Interlocked Pipeline Cmos", (IpCmos) potrebbe anche ridurre il consumo di potenza del 50 percento, se comparato con gli standard delle performance attuali. Ulteriori dettagli saranno rilasciati dai rappresentanti di Ibm all’International Solid-State Circuits Conference che si terrà questa settimana a San Francisco. Il punto chiave del progetto IpCmos è una funzione di clock distribuita (il clock sincronizza di solito le azioni dei circuiti). Attualmente i chip utilizzano un clock centralizzato per sincronizzare le operazioni di un intero processore, assicurando che tutto questo girino allo stesso intervallo, o ciclo. Il clock attende che tutte le operazioni di un chip terminino prima di par!
tire con un altro ciclo, con la velocità dell’intero processore limitata al "passo" delle operazioni più lente. Nel nuovo progetto, invece, il clock è decentralizzato e genera, a sua volta, clock locali che girano su piccole sezioni dei circuiti. Con i clock generati localmente, si permette alle sezioni più veloci dei circuiti di girare a cicli più alti, dal momento che questi non devono aspettare di raggiungere le operazioni più lente. Inoltre, decentralizzando i cicli si riduce anche il consumo totale della potenza, eliminando le necessità di inviare il segnale dei clock attraverso l’intero processore. Il progetto dell’IpCmos è solo una delle 14 pubblicazioni di ricerca che Ibm presenterà alla conferenza di San Francisco. Tra le altre troviamo, infatti, un progetto di processore ad alta frequenza, con un pipeline più corto, che utilizzerebbe interconnessioni in rame, un solo progetto di circuito e un array di logica dinamica programmabile per raggiungere frequenze di 1 GHz o!
più, utilizzando la tecnologia di produzione esistente con un’architettura di pipeline più breve.
