Grazie a una nuova tecnologia che consente di inserire il die direttamente nel package, si possono ottenere prestazioni dieci volte superiori a quelle attuali. Ma non solo. Si possono anche integrare più chip su un solo supporto.
Mentre Amd rivede la propria strategia per sganciarsi dall’equazione maggiore
frequenza uguale maggiori prestazioni, Intel dà invece notizia di puntare già da
ora a produrre chip da 20 GHz. Intendiamoci, questo dovrebbe avvenire nel giro
di cinque-sei anni ma oggi, all’interno di una conferenza che si terrà a
Montreal, la società darà la notizia ufficiale della strada che ha intenzione di
intraprendere.
Clock a parte, ciò che è realmente interessante all’interno dell’annuncio
della società è la descrizione della nuova tecnologia che consentirà di ottenere
processori con prestazioni 10 volte superiori a quelle attuali. Si tratta
infatti di una nuova metodologia chiamata Bumpless build-up layer (Bbul) in base
alla quale il die sarà incorporato direttamente nel package che oggi funge da
supporto e da rete di connessioni.
Questo procedimento, unito ai nuovi transistor capaci di raggiungere 1,5
TeraHertz (l’annuncio è stato fatto in giugno) e alla nuova tecnologia
litografica Extreme Ultra-Violet (Euv) per l’incisione su silicio, permetterà di
includere oltre un miliardo di componenti nello spazio in cui oggi se ne riesce
a posizionare una quarantina di milioni. E siccome minore distanza tra i
transistor vuol dire maggiore velocità nelle elaborazioni, si capisce
immediatamente come una struttura più densa consenta di arrivare a performance
oggi non facili da immaginare. Un altro vantaggio che dovrebbe poter comportare
la tecnologia Bbul è una riduzione consistente dei consumi e del rumore
elettrico.
Il completamento della direzione strategica intrapresa da diverso tempo,
sembra quindi risiedere in una soluzione che è una sorta di uovo di Colombo,
ossia l’eliminazione delle infinitesimali bolle di saldatura (chiamate bump) che
tuttora collegano il die al package. In questo modo si ottiene una struttura
molto compatta in cui i dati e l’alimentazione non devono più fluire dal package
al die e viceversa (nel caso dei dati) passando attraverso le predette bolle
che, con l’aumentare della frequenza, iniziano a diventare un vero e proprio
collo di bottiglia.
Perciò invece di saldare il silicio alla superficie superiore del package, in
quest’ultima sarà ricavata un’incavatura in cui sarà posizionato il die. Il
risultato sarà una struttura con uno spessore ridotto a oltre la metà di quello
attuale (che è di circa 2 mm) e in cui lo strato di rame viene usato anche come
rete di collegamento tra i vari transistor. In realtà si passerà dai sei strati
di rame attuali a tre, ottenendo, paradossalmente, una struttura più economica.
Attualmente Intel sta lavorando per realizzare i tool che consentiranno di
disporre direttamente il silicio all’interno del package.
Un ulteriore vantaggio che si potrà ottenere con la nuova tecnologia Bbul è
la possibilità di integrare più chip sul medesimo supporto. In sostanza si può
arrivare facilmente a creare un sistema su un unico chip, in cui Cpu, chipset,
Ram, scheda video e scheda audio risiedono tutti sullo stesso
package.
