Oggi, in occasione dell’International Electron Devices Meeting (IEDM) 2024 dell’IEEE, Intel Foundry ha presentato nuove scoperte che contribuiranno a far progredire il settore dei semiconduttori nel prossimo decennio e oltre.
Intel Foundry ha presentato nuovi materiali che aiutano a migliorare le interconnessioni all’interno di un chip, con una capacità fino al 25% grazie all’utilizzo di rutenio sottrattivo. Intel Foundry è stata anche la prima a segnalare un miglioramento del throughput di 100x utilizzando una soluzione di integrazione eterogenea per il packaging avanzato, per consentire un assemblaggio chip- to-chip ultraveloce.
Inoltre, per favorire ulteriormente la scalabilità del gate-all-around (GAA), Intel Foundry ha dimostrato di aver lavorato con il CMOS RibbonFET al silicio e con il modulo di ossido di gate per i FET 2D scalati per migliorare le prestazioni del dispositivo.
“Intel Foundry continua a contribuire a definire e a dare forma alla tabella di marcia dell’industria dei semiconduttori. Le nostre ultime scoperte sottolineano l’impegno dell’azienda a fornire tecnologie all’avanguardia sviluppate negli Stati Uniti, posizionandoci bene per contribuire a bilanciare la catena di fornitura globale e a ripristinare la produzione nazionale e la leadership tecnologica con il sostegno del CHIPS Act statunitense”, ha dichiarato Sanjay Natarajan, Vicepresidente senior e Direttore generale della ricerca tecnologica di Intel Foundry.
Mentre l’industria si dirige verso l’inserimento di 1.000 miliardi di transistor su un chip entro il 2030, sottolinea Intel, i progressi nello scalare i transistor e le interconnessioni, moltiplicati per le future tecnologie avanzate per il packaging, sono fondamentali per soddisfare l’infinita richiesta di applicazioni di computing più efficienti dal punto di vista energetico, performanti ed economiche, come l’intelligenza artificiale.
Il settore avrà inoltre bisogno di un ulteriore supporto sotto forma di nuovi materiali per incrementare la backside power delivery di PowerVia di Intel Foundry, per alleviare l’affollamento delle interconnessioni e per continuare a scalare, il che è fondamentale per continuare a rispettare la Legge di Moore e per far avanzare i semiconduttori verso nuove ere per l’IA.
Intel Foundry ha identificato diversi percorsi che risolvono i limiti previsti dei transistor in rame per la scalabilità delle interconnessioni per i nodi futuri, migliorano le tecniche di assemblaggio esistenti e continuano a definire e modellare la roadmap dei transistor per la scalabilità dei gate-all-around e oltre:
- Rutenio sottrattivo (Ru): Per contribuire a migliorare le prestazioni e le interconnessioni all’interno dei chip, Intel Foundry ha presentato il rutenio sottrattivo, un nuovo materiale di metallizzazione alternativo che utilizza la resistività dei film sottili insieme agli airgap per offrire un significativo progresso nella scalabilità delle interconnessioni. Il team – afferma Intel – è stato il primo a dimostrare, in veicoli di prova per la ricerca e lo sviluppo, un processo integrato sottrattivo Ru pratico, economico e compatibile con la produzione in grandi volumi, che non richiede costose zone litografiche di esclusione dell’airgap intorno ai vias o flussi di via autoallineati che richiedono incisioni selettive. L’implementazione di airgap con Ru sottrattivo ha fornito una riduzione della capacità line-to-line fino al 25% a passi inferiori o uguali a 25 nanometri (nm), illustrando i vantaggi di Ru sottrattivo come schema di metallizzazione per sostituire il damasco di rame negli strati a passo stretto. Questa soluzione potrebbe essere utilizzata nei futuri nodi di Intel Foundry.
- Selective Layer Transfer (SLT): Per consentire un throughput fino a 100 volte superiore per l’assemblaggio ultraveloce chip-to-chip nel packaging avanzato, Intel Foundry è la prima a dimostrare il Selective Layer Transfer (SLT), una soluzione di integrazione eterogenea che consente chiplet ultrasottili con una flessibilità molto migliore per consentire dimensioni di die più piccole e rapporti di aspetto più elevati rispetto al bonding tradizionale chip-to-wafer. Ciò consente una maggiore densità funzionale e porta a una soluzione più flessibile ed economica per l’incollaggio ibrido o per fusione di chiplet specifici da un wafer all’altro. Questa soluzione offre un’architettura più efficiente e flessibile per le applicazioni AI.
- Silicon RibbonFET CMOS: Per spingere al limite la scalabilità del silicio RibbonFET con gate-allaround, Intel Foundry ha presentato transistor RibbonFET CMOS (semiconduttori complementari a ossidi metallici) in silicio con una lunghezza del gate di 6 nm, con effetti short channel e prestazioni leader del settore a una lunghezza del gate e a uno spessore del canale aggressivamente scalati. Questo progresso apre la strada alla continua scalatura della lunghezza del gate, uno dei cardini fondamentali della Legge di Moore.
- Gate Oxide for Scaled GAA 2D FET: Per accelerare ulteriormente l’innovazione dei gate-allround oltre i CFET, Intel Foundry ha presentato il suo lavoro sulla fabbricazione di transistor GAA 2D NMOS e PMOS con lunghezza di gate scalata fino a 30 nm, con un’attenzione specifica allo sviluppo di moduli di ossido di gate (GOx). La ricerca riporta lo studio dell’industria del dicalcogenuro di metalli di transizione (TMD) bidimensionale (2D), che potrebbero sostituire in futuro il silicio nei processi di transistor avanzati.
Inoltre, Intel Foundry ha continuato a portare avanti la ricerca con la prima tecnologia al nitruro di gallio (GaN) da 300 millimetri (mm) del settore, una tecnologia emergente per l’elettronica di potenza e a radiofrequenza (RF) in grado di fornire prestazioni superiori e di sostenere tensioni e temperature più elevate rispetto al silicio. Si tratta dei primi MOSHEMT (transistor a metallo-ossido-semiconduttore ad alta mobilità elettronica) GaN enhancement-mode ad alte prestazioni del settore, fabbricati su un substrato GaN-on-TRSOI (silicio-su-isolante “ricco di trappole”) da 300 mm. I substrati avanzati come il GaN-on-TRSOI possono ottenere migliori prestazioni in applicazioni come l’elettronica di potenza e la radiofrequenza, riducendo la perdita di segnale e ottenendo una migliore linearità del segnale e consentendo schemi di integrazione avanzati che possono essere realizzati attraverso la lavorazione del substrato backside.
In occasione della conferenza, Intel Foundry ha anche illustrato la sua visione del futuro del packaging avanzato e della scalatura dei transistor per soddisfare le esigenze di tutte le applicazioni, compresa l’IA. Sono stati identificati tre punti chiave per l’innovazione che contribuiranno a guidare il prossimo decennio verso un’IA più efficiente dal punto di vista energetico.
- Integrazione avanzata della memoria per eliminare i colli di bottiglia di capacità, larghezza di banda e latenza.
- Hybrid bonding per ottimizzare la larghezza di banda delle interconnessioni.
- Espansione modulare del sistema con soluzioni di connettività corrispondenti.
Intel Foundry ha anche condiviso un invito all’azione per sviluppare innovazioni critiche e rivoluzionarie per continuare a scalare i transistor nell’era del trilione di transistor. Intel Foundry ha illustrato come lo sviluppo di un transistor in grado di funzionare a bassissima tensione (meno di 300 millivolt) contribuirà a risolvere i crescenti colli di bottiglia termici e a migliorare sensibilmente il consumo energetico e la dissipazione termica.
Per ulteriori informazioni sui documenti tecnici di Intel Foundry presentati all’IEDM di quest’anno, visitare il sito della conferenza.
